1 CIRCUITE NUMERICE III.2.3 Numărătoare sincrone III.2.3.1 Numărător binar sincron serie Analizând tabelul de stări ale unui numărător binar   Q0 1 Nb Q1 Q2 Q3 Nz 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CURS NR. 12

2 CIRCUITE NUMERICE Se obţine astfel numărătorul din figura următoare: Reset Q3 Q2 Q1 Q0 CKin CBB1 CBB0 CBB2 R K CK 1 J Q CBB3 CURS NR. 12

3 CIRCUITE NUMERICE CURS NR. 12 tn tn+1 Nz Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 4 5 6 7 8 9 10 11 12 13 14 15 1 tn tn+1 1 Qn+1 Qn K J 1 1    1    1   1    1   1   1  1    1    1   1    1  1   1  1  1    1    1   1    1  Qn+1 Qn K J  1   1  1    1     1   1 1     1  1   1  1  1  1 1  CURS NR. 12

CIRCUITE NUMERICE 4 tabelul de mai sus se reordonează într-o matrice VK: J3 K3 J2 K2 10 11 01 00 Q3Q2 Q1Q0  1  1  1  1  1  1 1   1 J1 K1 J0 K1 J3= Q2·Q1·Q0 K3= Q2·Q1·Q0 J2= Q1·Q0 K2= Q1·Q0 J1= Q0 K1= Q0 J0= 1 K0= 1 CURS NR. 12

CIRCUITE NUMERICE 5 Conform cu relaţiile de mai sus schema logică a numărătorului binar sincron este: Reset Q3 Q2 Q1 Q0 CKin CBB1 CBB0 CBB2 R K CK 1 J Q CBB3 Prin extrapolare un numărător sincron pe mai multe ranguri va avea: Jn=Kn=Qn-1·Qn-2...Q1·Q0 Observaţie: Numărul de intrări în porţile “ŞI” creşte cu numărul de etaje ale numărătorului. Se introduce noţiunea de transport: , de unde schema numărătorului devine: CURS NR. 12

CIRCUITE NUMERICE 6 Reset Q3 Q2 Q1 Q0 CKin CBB1 CBB0 CBB2 R K CK 1 J Q CBB3 Se reduce astfel încărcarea, dar se reduce şi viteza (frecvenţa) maximă de lucru. Numărătorul se poate realiza şi cu celule tip D. Pentru aceasta se pleacă de la relaţia de trecere de la CBB JK la CBB de tip D: Relaţia de mai sus se poate prelucra în modul următor: În relaţia de mai sus s-a înlocuit Jn=Kn=rn-1. Particularizând i pentru cei 4 bistabili obţinem: CURS NR. 12

CIRCUITE NUMERICE 7 Conform acestor relaţii se poate construi numărătorul binar asincron cu CBB tip D: CBB1 CK Reset Q3 Q2 Q1 Q0 CKin CBB0 R D Q CBB3 CBB2 Diagramele de funcţionare reale ale numărătorului sincron vor arăta ca mai jos: tpLH(CK) tpLH(P) tpHL(CK) tpHL(CK), tpHL(CK) sunt timpi de propagare de la intrarea de tact la ieşire tpLH(P) este timpul de propagare prin poarta la tranziţia din starea L în starea H tpHL(CK) tpHL(CK)  stări false cu un ordin de mărime mai mic decât la numărătorul asincron. CURS NR. 12

8 CIRCUITE NUMERICE III.2.3.2 Numărător binar sincron reversibil (NBR) Frecvenţa maximă de tact a numărătorului sincron este: Exemplu: pentru familia TTL se obţine III.2.3.2 Numărător binar sincron reversibil (NBR) Ca şi la NAR, NBR poate număra înainte sau înapoi funcţie de valoarea unui semnal de comandă. Tabelul de stări al unui astfel de numărător divizor cu 8 este următorul: 1  K1 K0 J0 J1 K2 J2 înainte înapoi X Q3 Q2 Q1 Valorile Ji şi Ki se completează pe baza tabelului de adevăr condensat al CBB JK. CURS NR. 12

9 CIRCUITE NUMERICE Construim matricele VK: J2 K2 J1 K1 J0 K0 J2= 10 11 01 00 XQ2 Q1Q0 J2 K2 J1 K1 J0 K0  1  1  1 1  1  1  J2= X·Q1·Q0 +X·Q1·Q0 = (Q0X)·(Q1X) K2= X·Q1·Q0 +X·Q1·Q0 = (Q0X)·(Q1X) J1= X·Q0 +X·Q0 = (Q0X) K1= X·Q0 +X·Q0 = (Q0X) J0= 1 K0= 1 CURS NR. 12

10 CIRCUITE NUMERICE III.2.3.3 Numărător binar sincron modulo p Sistemul de mai sus se poate generaliza simplu: Un numărător reversibil cu 4 celule de numărare va arăta ca mai jos: CBB1 CK Reset Q3 Q2 Q1 Q0 1 X CKin CBB0 R K J Q CBB3 CBB2 III.2.3.3 Numărător binar sincron modulo p Vom realiza un numărător sincron divizor cu 5 (cu 5 stări). În final vom generaliza pentru un p oarecare. Tabelul de adevăr al unui astfel de numărător este următorul: CURS NR. 12

11 CIRCUITE NUMERICE tn tn+1  1 7 6 5 4 3 2 K0 J0 K1 J1 K2 J2 Q0 Q1 Q2 NZ tn tn+1 Stările care nu apar se completează cu indiferent. Construim matricea VK:  1 10 11 01 00 Q0 Q2Q1 J2 J1 J0 K2 K1 K0 J2= Q0·Q1 K2= 1 J1= Q0 K1= Q0 J0= Q2 K0= 1 CURS NR. 12

CIRCUITE NUMERICE 12 Conform cu aceste relaţii rezultă următoarea configuraţie de numărător: Reset Q2 Q1 Q0 CKin CBB1 CBB0 CBB2 R K CK 1 J Q În general la punerea sub tensiune a unui circuit logic secvenţial, dacă nu se activează semnalul de ştergere (Reset) circuitul poate pleca din orice stare. Făcând analiza circuitului sintetizat obţinem următorul tabel de adevăr: 1 7 6 5 4 3 2 K0 J0 K1 J1 K2 J2 Q0 Q1 Q2 NZ tn tn+1 CURS NR. 12

CIRCUITE NUMERICE 13 Graful de fluenţă al stărilor asociat asociat numărătorului este: 5 6 4 3 2 1 7 Se observă că numărătorul nu intră automat în ciclul de numărare. CURS NR. 12